同样标称1pF，放在ADC的采样阵列里，和放在数字模块的电源端，设计要求不一样。前者要按输入电压准确存取电荷；后者要在负载电流变化时稳住本地电源。MOS、MIM、MOM的差别，最终会落到这两个问题上：电压变化时电荷怎样变化？电流变化时电容能否及时响应？
判断不能只看器件名称或标称值。要从电容的形成机制出发，理解它的电压特性、寄生和频率响应，再对应到电路用途。
MOS电容的半导体表面会随偏压改变状态，C-V特性因此受工作点影响；MIM用金属电极夹住介质，通常适合优先评估线性度和匹配，但仍有工艺和寄生限制；MOM利用互连金属间的侧壁、边缘和层间耦合，版图环境会直接影响结果。ADC采样要看电荷—电压关系，去耦要看工作偏压下的有效电容和目标频段阻抗。DMXAI芯片验证
标称电容与实际存取的电荷
电容描述电荷随电压变化的关系。若工作范围内电容近似不变，可以用ΔQ≈C×ΔV估算电荷变化。若电容随电压改变，则要用微分电容表示：dQ=C(V)dV，一段电压变化对应的电荷是ΔQ=∫_{V₁}^{V₂}C(V)dV。因此，在某个偏压点测得的1pF只是一个局部数值；整个输入摆幅内存取多少电荷，要看这段范围内的C-V曲线。
对ADC采样，电荷关系的变化会影响转换结果；对去耦，标称容量也没有体现器件在负载瞬态频段的阻抗和供电连接。
MOS：表面电荷怎样改变C-V特性
MOS电容由栅极、栅介质和半导体构成。栅极上的电荷，会在半导体表面感应出相反电荷；关键差别在于，表面电荷的分布会随栅压改变。以P型衬底、体端为参考为例，栅压低于平带电压时，空穴在表面积累；高于平带电压后，空穴被排开，表面进入耗尽；栅压继续升高至阈值附近及以上时，电子在表面形成反型层。
这个过程直接改变了电容。积累时，电荷主要隔着栅介质分布，测得的电容接近栅介质电容Cox。耗尽时，电场还要穿过半导体表面的耗尽区，可把它近似看作Cox与耗尽层电容Cdep串联：1/C≈1/Cox+1/Cdep，总电容随之下降。进入反型后，测量结果还与频率有关：低频下，少数载流子有时间形成或消失，电容可回升；高频小信号下，反型电荷可能跟不上交流变化，电容则维持在较低水平。
所以MOS电容可以做得紧凑，也可以利用C-V变化做变容器件；同一特性会让它在偏压摆幅较大的精密采样中带来非线性。MOS capacitor、MOS varactor等具体器件的端口连接、偏压范围和模型定义可能不同，不能拿一条通用C-V曲线代替PDK模型。
MIM：金属极板为何更容易保持线性
MIM在两层金属电极之间加入专用介质。两侧电极都是导体，电压变化时，极板电荷主要由介质中的电场关系决定，不需要像MOS那样在半导体表面形成积累层、耗尽层或反型层。因此，MIM通常更容易获得稳定的C-V特性，适合评估用于ADC电容阵列等重视线性度和匹配的场景。
不过，金属夹介质并不等于理想电容。介质材料和电场强度会带来电压系数，极板电阻和连接方式会影响高频损耗，底板到衬底也可能存在寄生。工艺还可能把MIM作为可选模块，面积、层位、电压范围和匹配规格都要查对应PDK。比如GF180MCU的MIM规格会给出电压系数、漏电和匹配条件，具体数值随器件选项而变。
MOM：指叉边缘场怎样形成电容
MOM利用已有互连金属形成电容。常见指叉结构让A、B两组金属交替伸入对方的间隙，电场主要分布在相邻指叉的侧壁和边缘；若多层金属也参与，层间耦合会贡献一部分电容。它不是简单把两块平行金属板上下叠起来，平行板公式往往无法单独描述其有效电容。
指叉的长度、间距、宽度、金属层数都会改变耦合。周围的电源线、地线、屏蔽和衬底会改变电场分布，也会形成额外寄生。MOM能利用互连层实现电容，但结构占用路由资源，结果还受版图环境影响；最终值需要通过目标工艺的模型和寄生抽取确认。SkyWater的PDK器件说明也将MOM/VPP描述为交错金属结构，并在模型中纳入相关寄生项。
ADC采样阵列，误差从哪里来
以电荷重分配型ADC为例，采样开关闭合时，电容阵列取得与输入电压对应的电荷；开关断开后，这些电荷参与逐次转换。转换结果依赖各电容单元的比例，也依赖它们在输入摆幅内的电荷—电压关系。
如果单元电容随电压变化，转移电荷就会偏离理想的线性关系，误差可能随输入幅度变化。如果各单元之间的实际比例偏离设计值，阵列各位的权重也会改变。开关、极板连线和邻近导体带来的寄生，都会改变单元的有效电容。这几项最终会反映到转换精度上。
因此，ADC选型要对照实际输入摆幅检查C-V曲线、单元匹配和寄生。MIM常是候选；经过模型与版图表征的MOM也可能满足要求。MOS是否合适，要结合具体器件的偏压特性、端口连接和ADC架构允许的误差来判断。
电源端，还包括频率和连接
数字模块切换时，负载电流会在短时间内变化。去耦电容暂时补充电荷，可以减轻本地电压波动。先忽略供电路径阻抗，若电容释放电荷ΔQ，电压变化可近似为ΔV≈ΔQ/C。这说明有效电容影响同一电荷变化造成的电压摆幅。
真实供电路径有电阻和电感，电容也有等效串联电阻（ESR）和等效串联电感（ESL）。单看电容本身，可用简化关系Z≈ESR+jωESL+1/(jωC)理解其频率响应：低频时容抗项明显，频率升高后，ESL的影响逐渐增加。再加上电容到负载之间的金属和过孔阻抗，共同决定电流能否及时到达。电容离负载较远时，连接路径会增加快速瞬态下的阻抗，削弱去耦电流对负载的支撑。
所以数字去耦要结合负载的电流变化、目标频段、工作偏压下的有效电容和连接路径来评估。MOS、MIM、MOM都可能参与去耦，采用哪种要看工艺提供的器件、可用面积、漏电和供电网络，最后检查负载端的电压波动是否符合电路容限。
选型还要落到工艺和版图
表格只能帮助初筛。设计时先用目标PDK确认器件模型覆盖的偏压和频率范围，再按实际电路检查C-V或阻抗；版图完成后，结合寄生抽取复核有效电容、匹配和连接影响。高频用途还要检查损耗与自谐振。
回到开头两颗1pF电容，ADC要确认整个采样摆幅内的电荷关系和阵列权重，数字去耦要确认相关频段的阻抗及到负载的连接。标称容量相同只是起点，器件结构和使用条件共同决定最终表现。
