CBM94AD67 是芯佰微的一款 16 位单片中频采样 ADC，最高采样率 250MSPS，面向无线接收器、仪器及测试设备等对高速采样和动态性能有较高要求的应用。产品提供 CBM94AD67-200 与 CBM94AD67-250 两个速度等级，采用 DDR LVDS 数字输出并支持 SPI 配置，可应用于通信、接收器、基站、宽带无线、雷达、光谱分析等场景。
16 位 分辨率 | 250MSPS 最高采样率 | 72.03dBFS SNR 典型 @170MHz | 60fs rms 孔径抖动 典型 |
【核心亮点抢先看】
▶ 16 位 | 最高 250MSPS
-200 最高 200MSPS，-250 最高 250MSPS；在 170MHz 输入、250MSPS 条件下，-250 典型 SNR 为 72.03dBFS、SFDR 为 89.05dBc。
▶ 60fs rms 抖动｜900MHz 全功率带宽
典型孔径抖动 60fs rms，全功率带宽达到 900MHz，为宽带中频信号采集提供带宽基础。
▶ DDR LVDS｜SPI 灵活配置
采用 ANSI-644 兼容的 DDR LVDS 输出，并提供 DCO 数据时钟、OR 超量程指示及多项 SPI 配置功能，支持输出格式、测试模式、驱动电流等参数调整。
Q1CBM94AD67 是一颗什么样的 ADC，核心规格是什么？
A：CBM94AD67 是一款 16 位单片中频采样 ADC，最高采样率 250MSPS。产品采用差分模拟输入，模拟输入范围最大 2.5Vpp，工作时需要 1.8V 和 3.3V 电源以及差分输入时钟；数字端采用 DDR LVDS 输出，并提供 DCO 数据时钟。产品采用 QFN-72 封装，工作温度范围为 −40℃～+85℃。
◆ 选型提示：它的核心定位是高速中频信号采集。如果系统更关注低速采集或直流精度，则应结合具体采样速率、带宽和精度需求进行产品选型。
Q2CBM94AD67-200 和 CBM94AD67-250 怎么选？
A：两档差别在采样率与动态典型值：采样率分别为 50–200MSPS 与 50–250MSPS；
两档的 INL、DNL、失调误差、增益误差等静态电气指标相同，SNR、SFDR 和 ENOB 的保证下限也一致；在相同输入频点下，典型动态指标存在小幅差异。以 170MHz 输入为例，SNR 典型值分别为 71.82dBFS 和 72.03dBFS，SFDR 典型值分别为 89dBc 和 89.05dBc。
◆ 选型提示：优先根据系统所需最高采样率选择速度等级，而不是单纯追求更高采样率。
Q3它面向哪些应用，我的场景适不适合？
A：应用范围覆盖通信、接收器、基站、光谱分析、宽带无线、雷达、红外成像、功放线性化与图像处理九类。这些场景的共同点是把高中频信号直接送进 ADC，省掉一级混频。
◆ 适配提示：高中频宽带采集（宽带接收、雷达、光谱分析）最能发挥它的带宽与动态；以直流精度为主的低速采集不是它的主战场。
Q4SNR 与 ENOB 在不同输入频率下表现如何？
A：在 250MSPS 采样条件下，随着输入频率升高，SNR 和 ENOB 会有所下降。以 -250 版本为例：
对应保证下限分别为 70dBFS、69dBFS 和 69dBFS；ENOB 保证下限分别为 11.2bit、11bit 和 11bit。
Q5SFDR 表现如何，对邻带强干扰意味着什么？
A：在 250MSPS 条件下，-250 版本 70MHz、140MHz 和 170MHz 输入时的 SFDR 典型值分别为 91.31dBc、89.04dBc 和 89.05dBc；对应保证下限分别为 77dBc、75dBc 和 75dBc。
SFDR 用于描述基波与最大杂散分量之间的差异。对于包含强干扰信号的接收系统，SFDR 是评估 ADC 频谱表现时需要重点关注的指标之一。
Q6DNL 与 INL 指标怎么读？
A：CBM94AD67 的 DNL 典型值为 ±0.5LSB，INL 典型值为 ±3.5LSB，测试条件为 10MHz 输入。保证范围分别为 DNL −1～1.5LSB、INL −16～16LSB。
◆ 设计提示：典型值与保证范围需要区分。在对绝对转换精度要求较高的系统中，应结合具体应用条件进行评估。
Q7失调与增益误差多大，能校吗？
A：CBM94AD67 的失调误差典型值为 −5LSB，增益误差典型值为 −1.8%FSR。SPI 提供 Offset 调整功能，同时可以通过 Vref 寄存器设置输入满量程范围，支持 2.0Vpp～2.5Vpp，默认值为 2.5Vpp。
◆ 工程提示：如果系统对整体转换精度有更高要求，可以结合器件调整功能与系统级校准方案进行设计。
Q8CBM94AD67 采用什么数字输出接口？
A：CBM94AD67 采用 DDR LVDS 数字输出，兼容 ANSI-644，同时提供 DCO 数据时钟输出以及 OR 超量程指示。数据输出由多组差分数据对组成，DCO 可用于配合接收端进行数据采集时序设计。
◆ 设计提示：高速数字接口设计时，应结合 DCO 时序、PCB 走线和接收端捕获窗口进行整体设计。
Q9SPI 能配置哪些功能？
A：SPI 可以对多个工作参数进行配置，包括：
· 内部关断模式
· 时钟占空比稳定器
· 随机模式
· 输出测试模式
· BIST
· 输入满量程范围
· 输入 AC/DC 耦合模式
· Offset 调整
· 输出数据格式
· 输出驱动电流
· DCO 相位与输出延迟等
此外，输出测试模式提供中值、正/负满量程、棋盘格、PN23、PN9 以及 1/0 交替等测试数据，可用于高速数字链路调试。
Q10输出驱动电流可以调吗，调低有什么好处？
A：可以。输出驱动电流支持多档调整，范围为 1.71mA～3.0mA，默认值为 3.0mA。
◆ 设计提示：档位选择应结合走线长度与接收端灵敏度核算，长走线或高负载不宜取最低档。
Q11时钟输入有什么要求？
A：ADC 采用差分时钟输入，内部提供 0.8V 共模电压，外部时钟应采用交流耦合方式。差分输入时钟幅度最小为 250mVpp，兼容 LVDS/LVPECL 电平；单端最大允许幅度为 VCM±0.9V。输入时钟占空比应保持在 50±5%；可用巴伦、LVPECL 或 LVDS 三类驱动方案。
Q12为什么高速 ADC 特别关注时钟抖动？
A：高速 ADC 对时钟抖动较为敏感，尤其在输入信号频率较高时。CBM94AD67 的孔径抖动 60fs rms（典型）；SNR 与抖动满足 SNR=20×lg(1/(2π×fIN×tjitter)) 的关系，输入频率越高，同样的抖动吃掉的 SNR 越多。要在高频模拟输入下保持最佳 SNR，系统时钟抖动应小于 100fs。
◆ 设计提示：实际系统设计中，应将时钟源、时钟分配及 PCB 引入的抖动纳入整体时钟预算，并结合目标输入频率进行评估。
Q13模拟输入前端应该怎么设计？
A：CBM94AD67 采用差分模拟输入。为了获得较好的动态性能，手册建议对差分模拟端的源阻抗进行匹配，并可在输入端串联小电阻，同时根据输入频率配置低 Q 电感或磁珠及匹配电容网络，以降低噪声和寄生影响。针对约 150MHz 以下以及 150～300MHz 输入，手册分别给出了推荐的输入网络。
◆ 工程提示：对于高速中频采样系统，ADC 本身的性能只是链路的一部分，前端驱动、匹配和滤波网络同样需要结合目标频率进行设计。
Q14上电后采不到数据，应该从哪里查？
A：可以按照“电源→时钟→SPI 配置→数字输出”的顺序进行检查。
首先确认 1.8V、3.3V 各电源是否正常，以及 CLK± 差分时钟是否正常；随后检查 SPI 配置，确认没有进入全芯片关断或输出关断状态。CBM94AD67 支持多种输出测试模式，可以先通过测试数据验证数字输出链路，再进一步检查模拟输入及外围电路。
Q15输出数据偶发跳变或误码，怎么定位？
A：可以优先检查数字接口时序、DCO 相位与延迟、输出驱动电流以及 PCB 走线条件。CBM94AD67 支持 DCO 相位和输出延迟调整，同时提供多档输出驱动电流配置，可用于配合不同的数字接口条件进行调整。
▍选型总结
CBM94AD67 的核心优势并不只是“16 位、250MSPS”，而是将高速采样、宽带输入、动态性能以及高速数字接口结合在一起。-200 与 -250 两个速度等级覆盖最高 200MSPS 和 250MSPS 采样需求；在 170MHz 输入、250MSPS 条件下，-250 版本典型 SNR 达到 72.03dBFS、SFDR 达到 89.05dBc，并具备 60fs rms 典型孔径抖动和 900MHz 全功率带宽。
